本实用新型涉及时钟发生电路，实施例具体公开一种四相25％占空比时钟发生电路，该电路包括依次连接的四相时钟产生电路、整形电路和运算电路，通过四相时钟产生电路产生四相位时钟信号，通过整形电路将正弦波信号转换为方波信号，通过运算电路对输入波形进行与和与非运算，产生四相25％占空比时钟信号。该电路满足了主从式采样保持电路对时钟的要求，避免状态转换对采样精度的影响，又能用于四通道时域交织采样保持电路，控制每个通道轮流采样，实现了采样率倍增的目的。