本实用新型公开了一种能降低模块开闭电压脉冲峰值的MOS芯片并联DBC布线电路，包括基板，所述基板上设置四个以上MOS芯片并联，所述相邻两个MOS芯片为一组，每组MOS芯片栅极两两相连后再与外部电路相连接，所述每组MOS芯片源极两两相连后通过外部电路与输出大电流回路中源极总线连接。本方案能有效地降低模块开启和关闭过程中，源极和栅极之间产生的尖峰脉冲，保证MOS并联模块的正常工作，实现控制端的均衡化，同时在高频开关的使用过程中，降低大电流输出端的电感性负载对栅极和源极的影响，通过外部电路将MOS芯片小电流源极与输出大电流源极进行连接，避免小电流源极和大电流源极直接连接，将大电流和小电流隔离开，防止大电流和小电流互相影响。