公开了一种并行Δ‑Σ调制器架构。并行Δ‑Σ调制器架构包括信号解复用器，该信号解复用器被配置为接收输入信号并且解复用输入信号以输出多个流，并行执行的多个Δ‑Σ调制器，每个Δ‑Σ调制器被配置为从多个流中接收流并且生成Δ‑Σ调制输出，以及信号复用器，该信号复用器被配置为从多个Δ‑Σ调制器接收多个Δ‑Σ调制输出，并且将多个Δ‑Σ调制输出一起复用到脉冲序列中。