本申请涉及一种阵列基板以及显示面板。同行各子像素区域内的第一走线通过第一连接线相互连接。第一连接线与数据线绝缘且交叠，进而与数据线形成电容负载。第n+(x‑1)行子像素区域与第n+x行子像素区域的各基本单元中的第x个子像素区域内均设有第二走线。并且，同列的第x个子像素区域内的第二走线通过第二连接线相互连接。第二连接线与扫描线绝缘且交叠，进而扫描线形成电容负载。因此，本实施例中，扫描线与数据线上均形成了电容负载，在扫描信号与数据信号的传递过程中均存在电阻‑电容延迟效应，从而减小扫描信号与数据信号的时间差，即增加扫描信号与数据信号的同步性，从而有效提高显示均匀性。