本实用新型公开了一种阵列基板，在阵列基板的像素单元内包括第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一源极、第一栅极以及第一漏极，第二薄膜晶体管包括第二源极、第二栅极以及第二漏极，第一漏极与第一栅极的交叠面积的理论值S1′与第二漏极与第二栅极的交叠面积理论值S2′之和S′与第一漏极与第一栅极的交叠面积实际值S1和第二漏极与第二栅极的交叠面积实际值S2之和S相等，由于各个薄膜晶体管内的栅极与漏极之间的交叠面积总和保持不变，则每个像素中的寄生电容(Cgd)总值亦始终保持不变，可以在一定程度上减小由于像素电压的跳变导致画面的异常。