一种利用三维集成电路片上温差降低STT?RAM功耗的缓存设计方法，它有四大步骤：一：修改缓存控制器设计；二：将温差等级离散化，将CacheBank按照温度的不同划分成若干区域，对不同的区域采用不同的电流写入；对处于不同温度区域的CacheBank按照写入时间差进行合理分级；三：修改STT?RAM读写电路，根据Bank温度的差异选择不同的写入电流强度和写入脉冲宽度；四：设计缓冲机制，平衡数据迁移过程中由于源Bank与目的Bank的温度差异导致迁移速度不匹配的问题，避免在数据迁移过程中由于源Bank和目的Bank写性能的差异造成数据迁移的性能下降。本发明在非易失性存储器技术领域里有实用价值。